

Dispositivos Electrónicos



AÑO: 2010

TEMA 5: EL TRANSISTOR BIPOLAR



Rafael de Jesús Navas González
Fernando Vidal Verdú

TEMA 5: EL TRANSISTOR BIPOLAR

5.1. Estructura física.

5.1.1 Transistores pnp y npn

5.2. Regiones de operación.

5.2.1 Región activa directa.

5.2.2 Región de saturación.

5.2.3 Región de corte.

5.2.4 Región activa inversa.

5.3. El transistor bipolar como elemento de circuito:

5.3.1 Variables de circuito y configuraciones básicas: emisor común, base común, colector, común.

5.3.2 Transistor bipolar en configuración emisor común. Curvas características. Modelos básicos.

5.3.3 Circuitos con transistores: Cálculo del punto de trabajo.

5.3.4 Circuitos con transistores: Cálculo de la característica de transferencia.

5.4. El transistor bipolar en conmutación: Características dinámicas

5.4.1 Transición corte-saturación: tiempo de retardo, tiempo subida.

5.4.2 Transición saturación-corte: tiempo de almacenamiento, tiempo de bajada.

5.4.3 Modelos dinámicos.

5.5. Familias lógicas bipolares.

5.5.1 Familia RTL.

5.5.2 Familia DTL.

5.5.3 Familia TTL.

TEMA 5: EL TRANSISTOR BIPOLAR

OBJETIVOS


Al estudiar este tema el alumno debe ser capaz de:

- Explicar de forma cualitativa las características de la estructura física de los transistores bipolares, tanto la de los de tipo pnp como la de los tipo npn.
- Explicar de forma cualitativa las condiciones y mecanismo de funcionamiento del transistor bipolar en las diferentes regiones de operación: Region de corte, región activa y región de saturación.
- Identificar el transistor bipolar como elemento de circuito y las variables usadas para su caracterización.
- Conocer el modelo básico de transistor bipolar (pnp y npn) en configuración emisor común en cada una de las regiones de funcionamiento y su relación con sus curvas características.
- Analizar circuitos básicos con un transistor bipolar. Analisis DC y característica de transferencia.
- Conocer forma cualitativa el funcionamiento estatico y dinámico del transistor bipolar en conmutación.
- Analizar e identificar puertas lógicas básicas de las familias bipolares RTL, DTL, TTL.
- Estudiar situaciones sencillas que ilustran las características de fan-out en las puertas logicas.


LECTURAS COMPLEMENTARIAS

- Navas González R. y Vidal Verdú F. "Curso de Dispositivos Electrónicos en Informática y Problemas de Examen Resueltos" Universidad de Málaga/ Manual 70, 2006. Tema 5: pag.181-202.
- Fernández Ramos, J. y otros, "Dispositivos Electrónicos para Estudiantes de Informática" Universidad de Málaga / Manuales 2002. Tema 5: pag. 93- 133.
- Malik, N.R., "Circuitos Electrónicos. Análisis, Simulación y Diseño", Editorial Prentice-Hall 1996. Tema: 4: pag. 220-251.
- Pollán Santamaría, Tomás, "Electrónica Digital I. Sistemas Combinacionales", Prensas Universitarias de Zaragoza 2003. TEMA 10: pag. 229-246, Apéndice al Tema 10: pag. 1-10.
- Daza A. y García J. "Ejercicios de Dispositivos Electrónicos" Universidad de Málaga/Manuales 2003. Tema 3: pag 107-167.
- <http://jas.eng.buffalo.edu/education/index.html>

ESTRUCTURA FÍSICA



EL ÁREA DE CONTACTO BASE-EMISOR ES MENOR QUE EL ÁREA DE CONTACTO BASE-COLECTOR:



EL EMISOR INYECTA PORTADORES QUE RECOGE EL COLECTOR

LA BASE ES ESTRECHA:





MUCHOS PORTADORES "SOBREVIVEN" A LA RECOMBINACIÓN

EL EMISOR ESTÁ MÁS DOPADO QUE EL COLECTOR Y LA BASE:





ES EL QUE INYECTA PORTADORES

REGIONES DE OPERACIÓN



REGIÓN ACTIVA



EL EMISOR INYECTA PORTADORES QUE RECOGE EL COLECTOR
MUCHOS PORTADORES "SOBREVIVEN" A LA RECOMBINACIÓN


$$I_C = \alpha I_E, \quad \alpha \approx 1$$



$$I_B \propto e^{V_{BE}/V_T}$$


$$I_E \propto e^{V_{BE}/V_T}$$

$$I_E \propto I_B \quad \rightarrow \quad I_C \propto I_B$$




EL EMISOR ESTÁ MUCHO MÁS DOPADO QUE LA BASE:
 I_E ES MUCHO MÁS GRANDE QUE I_B , ES DECIR β ES GRANDE


REGIÓN DE SATURACIÓN




REGIÓN DE CORTE



REGIÓN ACTIVA INVERSA



TRANSISTOR BIPOLAR COMO ELEMENTO DE CIRCUITO



Elemento de tres terminales: seis variables de circuito


$$I_B, I_C, I_E \quad V_B, V_C, V_E \text{ o bien } \begin{array}{l} V_{BC}, V_{EC}, V_{EB} \text{ (PNP)} \\ V_{BE}, V_{CE}, V_{CB} \text{ (NPN)} \end{array}$$

sólo cuatro variables son independientes:

$$\begin{array}{ll} \text{LKI: } I_B + I_C + I_E = 0 & \text{LKV: } V_B + V_C + V_E = 0 \\ & \text{LKV: } V_{BC} - V_{EC} + V_{EB} = 0 \text{ (PNP)} \\ & \text{LKV: } V_{BE} - V_{CE} + V_{CB} = 0 \text{ (NPN)} \end{array}$$



Tres configuraciones:



TRANSISTOR BIPOLAR EN EMISOR COMÚN CURVAS CARACTERÍSTICAS CONDICIONES EN LAS REGIONES DE TRABAJO

















TABLA RESUMEN DE MODELOS Y CONDICIONES


NPN	PNP
	
REGIÓN DE CORTE	
 <p>si $V_{BE} \leq V_{BEon}$</p>	 <p>si $V_{EB} \leq V_{EBon}$</p>
REGIÓN ACTIVA	
 <p>si $I_B \geq 0$ y $V_{CE} \geq V_{CEsat}$</p>	 <p>si $I_B \geq 0$ y $V_{EC} \geq V_{ECsat}$</p>
REGIÓN DE SATURACIÓN	
 <p>si $I_B \geq 0$ y $\beta I_B \geq I_C$</p>	 <p>si $I_B \geq 0$ y $\beta I_B \geq I_C$</p>
REGIÓN ACTIVA INVERSA	
 <p>si $I_B \geq 0$ y $V_{EC} \geq V_{ECsat}$</p>	 <p>si $I_B \geq 0$ y $V_{CE} \geq V_{CEsatinv}$</p>

TRANSISTOR BIPOLAR COMO ELEMENTO DE CIRCUITO


Ejemplo 1: En este circuito, determinar el valor de las variables de emisor común que determinan el punto de trabajo del transistor.



Hay que determinar el valor de dos tensiones, las variables V_{BE} y V_{CE} y de dos corriente I_B e I_C .




CORTE



El transistor no está en Corte

TRANSISTOR BIPOLAR COMO ELEMENTO DE CIRCUITO


Ejemplo 1: (Continuación)



Hay que determinar el valor de dos tensiones, las variables V_{BE} y V_{CE} y de dos corriente I_B e I_C .

CORTE	ACTIVA	SATURACION
<p>si $V_{BE} \leq V_{BEon}$</p>	<p>si $I_B \geq 0$ y $V_{CE} \geq V_{CEsat}$</p>	<p>si $I_B \geq 0$ y $\beta I_B \geq I_C$</p>

ACTIVA



M1:
$$I_B = \frac{\frac{R_{B2}V_{DD}}{R_{B1} + R_{B2}} - V_{BEact}}{R_{B1} \parallel R_{B2}} = 21,5\mu A \geq 0$$


M2:
$$V_{CE} = V_{DD} - R_C \beta I_B = 10 - 10,75 < V_{CEsat}$$

No se cumple $V_{CE} \geq V_{CEsat}$


El transistor conduce pero no lo hace en su región activa

TRANSISTOR BIPOLAR COMO ELEMENTO DE CIRCUITO


Ejemplo 1: (Continuación)



Hay que determinar el valor de dos tensiones, las variables V_{BE} y V_{CE} y de dos corriente I_B e I_C .



SATURACIÓN



$$\mathbf{M1:} \quad I_B = \frac{\frac{R_{B2}V_{DD}}{R_{B1} + R_{B2}} - V_{BEact}}{R_{B1} \parallel R_{B2}} = 21,5\mu A \geq 0$$

$$\mathbf{M2:} \quad I_C = \frac{V_{DD} - V_{CEsat}}{R_C} = 1,96mA$$

Se cumple $\beta I_B \geq I_C$

El transistor conduce en su región de saturación

Finalmente como respuesta al enunciado del problema se tiene :

$$V_{BE} = V_{BEsat} = 0,7V$$



$$I_B = 21,5\mu A$$

$$V_{CE} = V_{CEsat} = 0,2V$$

$$I_C = 1,96mA$$



TRANSISTOR BIPOLAR COMO ELEMENTO DE CIRCUITO

Ejemplo 2: Verificar que la curva v_o-v_i en este circuito es la siguiente



CORTE	ACTIVA	SATURACION
<p>si $V_{BE} \leq V_{BEon}$</p>	<p>si $I_B \geq 0$ y $V_{CE} \geq V_{CEsat}$</p>	<p>si $I_B \geq 0$ y $\beta I_B \geq I_C$</p>

CORTE





Para se cumpla $V_{BE} \leq V_{BEon}$

- M1:** $V_{BE} = v_i$ se ha de cumplir $v_i \leq V_{BEon}$
M2: $V_{CE} = V_{DD}$ y se tendrá que $v_o = V_{DD}$



TRANSISTOR BIPOLAR COMO ELEMENTO DE CIRCUITO

Ejemplo 2: Verificar que la curva v_o-v_i en este circuito es la siguiente (continuación)



CORTE	ACTIVA	SATURACIÓN
<p>si $V_{BE} \leq V_{BEon}$</p>	<p>si $I_B \geq 0$ y $V_{CE} \geq V_{CEsat}$</p>	<p>si $I_B \geq 0$ y $\beta I_B \geq I_C$</p>

ACTIVA



Para se cumpla $I_B \geq 0$ se ha de cumplir $v_i \geq V_{BEact}$

Para se cumpla $V_{CE} \geq V_{CEsat}$ se ha de cumplir $v_i \leq V_A$



M1: $I_B = \frac{v_i - V_{BEact}}{R_{BB}}$

M2: $V_{CE} = V_{DD} - R_C \beta I_B$



y se tendrá que $v_o = \frac{-R_C \beta}{R_{BB}} v_i + \left(V_{DD} + \frac{R_C \beta}{R_{BB}} V_{BEact} \right)$

TRANSISTOR BIPOLAR COMO ELEMENTO DE CIRCUITO

Ejemplo 2: Verificar que la curva v_o-v_i en este circuito es la siguiente (continuación)



CORTE	ACTIVA	SATURACIÓN
<p>si $V_{BE} \leq V_{BEon}$</p>	<p>si $I_B \geq 0$ y $V_{CE} \geq V_{CEsat}$</p>	<p>si $I_B \geq 0$ y $\beta I_B \geq I_C$</p>



Para se cumpla $I_B \geq 0$ se ha de cumplir $v_i \geq V_{BEact}$


Para se cumpla $\beta I_B \geq I_C$ se ha de cumplir $v_i \geq V_A$

y se tendrá que $v_o = V_{CESat}$

M1: $I_B = \frac{v_i - V_{BEact}}{R_{BB}}$

M2: $I_C = \frac{V_{DD} - V_{CESat}}{R_C}$

TRANSISTOR BIPOLAR COMO AMPLIFICADOR DE TENSIÓN



$$v_{in} = V_{in} + A \sin \omega t$$

$$v_o = V_o - AG \sin \omega t$$

Punto de polarización Q



Ganancia del amplificador

$$Q(V_o, V_{in})$$

$$V_o = v_o(V_{in})$$


$$G = \left. \frac{dv_o}{dv_{in}} \right|_{(V_o, V_{in})}$$

Característica de Transferencia





COMPORTAMIENTO DINÁMICO DEL TRANSISTOR BIPOLAR: BJT EN CONMUTACIÓN

- Respuesta a un pulso



Característica de Transferencia



- Tiempo de transición corte - saturación

- **Tiempo de retardo:** Tiempo que tarda la corriente de base en cargar la capacidad de transición de la unión emisor-base y conseguir que esta pase a conducción

- **Tiempo de subida de la corriente de colector:** Tiempo que tarda la corriente de colector en cargar la capacidad de transición de la unión colector-base. Se mide como el tiempo que tarda la corriente de colector en pasar del 10% al 90% de su valor en saturación.


- Tiempo de transición de saturación - corte

- **Tiempo de almacenamiento:** Tiempo necesario para eliminar el exceso de portadores minoritarios en la unión colector base que ha de pasar de conducción a corte.

- **Tiempo de bajada de la corriente de colector:** Tiempo que tarda la corriente de colector en descargar la capacidad de transición de la unión colector-base, se mide como el tiempo que tarda la corriente de colector en pasar del 90% al 10% de su valor en saturación.

COMPORTAMIENTO DINÁMICO DEL TRANSISTOR BIPOLAR


- Modelo dinámico para el diodo



COMPORTAMIENTO DINÁMICO DEL TRANSISTOR BIPOLAR

- Modelo para SPICE



Transistor npn




Modelo	Notación		Valor por defecto
	Modelo	SPICE	
Estático	I_s	IS	1,0E-16A
	β_F	BF	100
	β_R	BR	1
Dinámico	C_{jE0}	CJE	0F-V ^{1/2}
	V_{je}	VJE	0,785V
	C_{jC0}	CJC	0F-V ^{1/2}
	V_{jc}	VJC	0,75V
	τ_e	TF	0s
	τ_c	TR	0s

TRANSISTOR BIPOLAR COMO ELEMENTO DE CIRCUITO

CÁLCULO DEL PUNTO DE TRABAJO: UN ALGORITMO



TRANSISTOR BIPOLAR COMO ELEMENTO DE CIRCUITO CÁLCULO DE CARACTERÍSTICA DE TRANSFERENCIA:



1. Se consideran todas las situaciones posibles, que son $M = 3^N$, es decir si $N = 1$, $M = 3$, en concreto:

i=1: Q1 CORTE

i=2: Q1 ACTIVA

i=3: Q1 SATURACIÓN

inicializo la variable $i = 0$


2. Tomo el caso $i = i+1$ y sustituyo los transistores por los modelos

3. Para todos los transistores impongo las condiciones bajo las cuales los modelos valen.

4. De las condiciones anteriores obtengo las condiciones sobre V_i :


$$\left. \begin{array}{l} V_{BE} \leq V_{BEon} \\ I_B \geq 0 \\ \beta I_B \geq I_C \\ V_{CE} \geq V_{CEsat} \end{array} \right\} \rightarrow a \leq V_i \leq b$$

5. Cálculo V_o






NO

¿ $i = M$?





FAMILIAS LÓGICAS BIPOLARES: RTL

Inversor RTL



Puerta básica: NOR





Calidad:

- ◆ Fan-out: 5 puertas
- ◆ Margen de ruido: 0.13V (con las cinco puertas conectadas)
- ◆ Retraso: 12ns
- ◆ Consumo: 11mW



☞ **POBRES FAN-OUT Y MARGEN DE RUIDO**

FAMILIAS LÓGICAS BIPOLARES: DTL

Inversor DTL



Puerta básica: NAND



Calidad:


- ◆ Fan-out: 8 puertas
- ◆ Margen de ruido: 1V (con las cinco puertas conectadas)
- ◆ Retraso: 30ns
- ◆ Consumo: 13mW

☞ MEJORES FAN-OUT Y MARGEN DE RUIDO QUE RTL

☞ PEOR TIEMPO DE RETARDO QUE RTL

FAMILIAS LÓGICAS BIPOLARES: TTL


DESARROLLADAS PARA MEJORAR EL RETRASO DE LA DTL SIN EMPEORAR LO DEMÁS




TTL	7400	74S00	74LS00	74AS00	74ALS00
Fan-out	10	10	10	10	10
V_{IL} - V_{OL} (peor caso)	0.8-0.4V	0.8-0.5V	0.8-0.5V	0.8-0.5V	0.8-0.5V
V_{OH} - V_{IH} (peor caso)	2.4-2V	2.7-2V	2.7-2V	2.7-2V	2.7-2V
Tiempo de Retardo	10ns	3ns	10ns	1.5ns	4ns
Consumo	10 mW	19 mW	2 mW	20 mW	1 mW

FAMILIAS LÓGICAS BIPOLARES: TTL

Transistor multiemisor



Transistor Schottky





Q nunca conduce en saturación.

Reduce el tiempo de conmutación.

FAMILIAS LÓGICAS BIPOLARES: Ejemplos

Ej: En las puerta lógicas de la figura, verificar la tabla que recoge los valores de V_o para las diferentes combinaciones de las entradas. ¿De qué puerta lógica se trata? Calcular el consumo en cada caso.






$V_{I1}(V)$	$V_{I2}(V)$	$V_O(V)$	$P(mW)$
0	0	5	4,3
0	5	5	4,3
5	0	5	4,3
5	5	0,2	5,875

$V_{DD} = 5V$
 $R_A = R_C = 5K\Omega$
 $R_B = 15K\Omega$
 $V_{BEON} = V_\gamma = 0.7 \text{ volt.}$
 $V_{BEON} = V_{BEact} = V_{BEsat}$
 $V_{CESAT} = 0.2 \text{ volt.}$
 $\beta = 100$




$V_{I1}(V)$	$V_{I2}(V)$	$V_O(V)$	$P(mW)$
0	0	5	4,3
0	5	5	4,3
5	0	5	4,3
5	5	0,2	8,4

Ej: Para las puerta lógicas de la figura, verificar su curva característica. Determinar sus niveles lógicos y sus margen de ruido




FAMILIAS LÓGICAS BIPOLARES: Ejemplos

Ej: En las puerta lógicas de la figura, comprobar como influye su interconexión sobre los niveles lógicos. ¿Calcular el máximo número de puertas lógicas que pueden ser conectadas a la salida de una dada, sin que estos se degraden?




FAMILIAS LÓGICAS BIPOLARES: Ejemplos

Ej: (Continuación)



CASO (B) $0 \rightarrow 1 \rightarrow 0$



Sin conexión

$$V_x = V_{DD} > V_{IH}$$

Con conexión

$$V_x = \frac{(V_{DD} - V_{BEON}) R_{BB}}{R_{BB} + R_C} + V_{BEON} < V_{DD}$$


Hay degradación del uno lógico

Siempre que $V_x > V_{IH}$ todo irá bien

$$\frac{(V_{DD} - V_{BEON}) R_{BB}}{R_{BB} + R_C} + V_{BEON} > V_{IH}$$

¿Cuál es el máximo nº de puertas que se pueden conectar?

$$\frac{R_C}{R_{BB}} < \frac{V_{DD} - V_{IH}}{V_{IH} - V_{BEON}}$$





$$R_{Beq} = \frac{R_{BB}}{n}$$

$$V_x = \frac{(V_{DD} - V_{BEON}) R_{Beq}}{R_{Beq} + R_C} + V_{BEON}$$



$$n < \frac{V_{DD} - V_{IH}}{V_{IH} - V_{BEON}} \frac{R_{BB}}{R_C}$$

FAMILIAS LÓGICAS BIPOLARES: Ejemplos

Ej: En las puerta lógicas de la figura, comprobar como influye su interconexión sobre los niveles lógicos. ¿Calcular el máximo número de puertas lógicas que pueden ser conectadas a la salida de una dada, sin que estos se degraden?




DOS CASOS




No hay degradación del uno lógico $V_x = V_{DD}$

FAMILIAS LÓGICAS BIPOLARES: Ejemplos

Ej: (Continuación)



CASO (B)



Sin conexión Q1 en Sat.

$$I_C \leq \beta I_B = I_{maxsat}$$

Con conexión

$$I_C = I_{RC} + I_{D1}$$

Mientras se cumpla

$$I_C \leq I_{maxsat} \rightarrow I_{D1} \leq I_{maxsat} - I_{RC}$$


Q1 en Sat y no hay degradación del cero lógico

En caso contrario Q1 en activa y $V_x \geq V_{CESat} = V_{IL}$

y hay degradación del cero lógico

¿Cuál es el máximo nº de puertas

que se pueden conectar?



Con n conexiones se tiene

$$I_C = I_{RC} + nI_{D1}$$

Mientras se cumpla

$$I_C \leq I_{maxsat} \rightarrow nI_{D1} \leq I_{maxsat} - I_{RC}$$

Q1 en Sat y

no hay degradación del cero lógico

$$n \leq \frac{I_{maxsat} - I_{RC}}{I_{D1}}$$